Interconnect

avatar
翁贞华
华为指令侧验证专家 | 复旦微电硕士 | 芯片验证 6年+
文章
15
标签
55
分类
3
公告
分享芯片验证技术、个人思考与生活感悟
最新文章
D1 The AArch64 System Level Programmers' Model 中文翻译
D7 The AArch64 System Level Memory Model 中文翻译
ARM架构验证Co-Simulation盲区系统化分析方法论
AMBA CHI Architecture Spec 解读 — B1 Introduction
AMBA CHI Architecture Spec 解读 — B2 Transactions
分类
标签
嵌入式跟踪 原子性 CHI SVE 芯片验证 SPE CPU验证 LSU ISA仿真 内存模型 香山 Programmers Model gem5 PSTATE 乱序执行 寄存器 CPU RTL仿真 Self-Check Debug Co-simulation ETE 缓存一致性 SQED Transaction xianshan FEAT_ETE SoC 调试 Interconnect PMU UVM 中文翻译 内存屏障 CoreSight O3 CPU AArch64 缓存 IFU SME
归档
网站信息
文章数目 :
15
本站访客数 :
本站总浏览量 :
最后更新时间 :